Isro Agus Salim, Ageng and Muammar Agusti, Ahmad (2015) Rancang Bangun Koreksi Kesalahan Hamming Code Berbasis Fpga. Diploma thesis, Politeknik Negeri Ujung Pandang.
RANCANG BANGUN KOREKSI KESALAHAN HAMMING CODE.pdf - Published Version
Restricted to Registered users only
Download (3MB)
Abstract
Hamming code merupakan salah satu metode Forward Error Correcting (FEC). Deteksi dan koreksi kesalahan dilakukan dengan menyisipkan bit parity pada bit data atau karakter yang ditransmisikan, Sehingga pengirim tidak harus mengulangi proses pengiriman data jika terjadi kesalahan. Bit stream yang dikirim merupakan gabungan dari bit data dan bit hamming untuk dengan metode hamming code. Bit hamming diletakkan pada susunan bit stream ke 1,2,4 dan 8. Hamming code diimplementasikan pada FPGA dengan software pendukung Quartus II 9.0 Input dari tugas akhir ini adalah bit ASCII 7 bit. Sebelum dikirim, data stream akan disisipkan 4 check bit hamming sebagai bit parity. Output dari tugas akhir ini adalah kesesuaian karakter yang dikirimkan dengan karakter yang diterima pada implementasi FPGA. Jika terjadi kesalahan pada proses transmisi, sistem pada penerima akan menjalankan metode FEC untuk mengetahui dimana letak kesalahan dan mengoreksi bit yang mengalami perubahan sehingga pada output penerima akan menampilkan data yang sesuai dengan data yang dikirimkan. Algoritma yang digunakan untuk menentukan bit parity dan mendeteksi kesalahannya dilakukan dengan operasi Exclusive-OR (X-OR).
Item Type: | Thesis (Diploma) |
---|---|
Subjects: | T Technology > TK Electrical engineering. Electronics Nuclear engineering |
Divisions: | Jurusan Teknik Elektro > D3 Teknik Telekomunikasi |
Depositing User: | Rahmawati S.Sos |
Date Deposited: | 09 Dec 2024 03:15 |
Last Modified: | 09 Dec 2024 03:15 |
URI: | https://repository.poliupg.ac.id/id/eprint/10855 |