Tujuan dari tugas akhir adalah merancang penyandian saluran 2B1Q menggunakan Field Programmable Gate Array (FPGA) sebagai penunjang praktikum pada Laboratorium Data Transmisi Politeknik Negeri Ujung Pandang. Modul encoder 2B1Q ini akan memperlihatkan proses input data sinyal digital dengan format pengkodean sinyal 2B1Q pada osiloskop yang nantinya akan dikembalikan ke format data sinyal informasi awal yaitu data sinyal digital Non Return to Zero (NRZ).
Metode yang digunakan pada perancangan modul ini dilakukan dengan bahasa pemrograman HDL Verilog dan diintegrasikan pada FPGA. Setiap dua bit data input dikodekan ke salah satu dari empat level tegangan yang terdiri atas runtun bit 0 dan 1 data input. Bit pertama mengindikasikan polaritas sinyal jika bit pertama bernilai1 maka polaritas sinyal (+). Sebaliknya jika bit pertama bernilai 0, maka polaritas sinyal (-). Sedangkan bit kedua mengindikasikan nilai level tegangan, jika bit kedua berlogika 1 maka level tegangan 1V, dan level tegangan 3V untuk bit 0. Untuk setiap 2 bit data Dimana, data “00” dinyatakan dengan level tegangan -3 V, data “11” dinyatakan dengan level tegangan +1V, data “01” dinyatakan dengan level tegangan -1 V, data “10” dinyatakan dengan tegangan +3 V.
Pengujian pada integrasi FPGA menunjukkan encoder 2B1Q dapat merepresentasikan setiap 2 bit data input kedalam 4 level tegangan antara 0-4,20 V, dengan frekuensi clock maksimum 398,57MHz.

Kata Kunci : 2B1Q, FPGA, NRZ, polaritas sinyal, level tegangan.