Muhammad Amirul Syafiq / Abdul Qhadir Jailani, 2025. “Rancang Bangun Traffic Light Simpang Lima Berbasis FPGA (Field Programmable Gate Array) Dengan Bahasa Verilog” Laporan Tugas Akhir, Program Studi D3 Teknik Elektronika, Jurusan Teknik Elektro, Politeknik Negeri Ujung Pandang. Pembimbing: Ibu Reski Praminasari, S.T., M.T. dan Ibu Auliya Nabila, S.T., M.T.
Pembuatan tugas akhir ini bertujuan untuk merancang dan membangun sistem traffic light simpang lima berbasis FPGA Altera DE2 Cyclone II dengan menggunakan bahasa Verilog. Metode yang digunakan adalah perancangan perangkat keras dan perangkat lunak, meliputi pembuatan logika kendali lampu lalu lintas menggunakan Finite State Machine (FSM), pengaturan waktu dengan counter dan clock divider, serta integrasi dengan modul eksternal. Modul yang digunakan terdiri dari mini traffic light LED, lampu pedestrian, dan seven segment 2-digit berbasis IC 74HC595 sebagai penampil hitung mundur.
Hasil yang dicapai dari perancangan ini adalah sistem yang mampu mengatur siklus lampu lalu lintas lima persimpangan sesuai durasi yang ditentukan (merah 75s, 60s, 45s, 30s; hijau 10s; kuning 3s). Lampu pedestrian bekerja berlawanan dengan traffic light utama, sehingga meningkatkan keselamatan penyeberang jalan. Sistem ini berhasil direalisasikan dengan baik dan dapat menjadi dasar pengembangan lebih lanjut, misalnya dengan menambahkan sensor kepadatan lalu lintas agar lebih adaptif.